表面清洗
晶圓表面附著一層大約2um的Al2O3和甘油混合液保護之,在制作前必須進行化學刻蝕和表面清洗。
初次氧化
有熱氧化法生成SiO2緩沖層，用來減小后續(xù)中Si3N4對晶圓的應力氧化技術：干法氧化Si(固)+O2àSiO2(固)和濕法氧化Si(固)+2H2OàSiO2(固)+2H2。干法氧化通常用來形成，柵極二氧化硅膜，要求薄，界面能級和固定電荷密度低的薄膜。干法氧化成膜速度慢于濕法。濕法氧化通常用來形成作為器件隔離用的比較厚的二氧化硅膜。當SiO2膜較薄時，膜厚與時間成正比。SiO2膜變厚時，膜厚與時間的平方根成正比。因而，要形成較厚SiO2膜，需要較長的氧化時間。SiO2膜形成的速度取決于經(jīng)擴散穿過SiO2膜到達硅表面的O2及OH基等氧化劑的數(shù)量的多少。濕法氧化時，因在于OH基SiO2膜中的擴散系數(shù)比O2的大。氧化反應，Si表面向深層移動，距離為SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜為透明，通過光干涉來估計膜的厚度。這種干涉色的周期約為200nm，如果預告知道是幾次干涉，就能正確估計。對其他的透明薄膜，如知道其折射率，也可用公式計算出(dSiO2)/(dox)=(nox)/(nSiO2)。SiO2膜很薄時，看不到干涉色，但可利用Si的疏水性和SiO2的親水性來判斷SiO2膜是否存在。也可用干涉膜計或橢圓儀等測出。SiO2和Si界面能級密度和固定電荷密度可由MOS二極管的電容特性求得。(100)面的Si的界面能級密度最低，約為10E+10--10E+11/cm?2.eV-1數(shù)量級。(100)面時，氧化膜中固定電荷較多，固定電荷密度的大小成為左右閾值的主要因素。
熱CVD(HotCVD)/(thermalCVD)
此方法生產(chǎn)性高，梯狀敷層性佳(不管多凹凸不平，深孔中的表面亦產(chǎn)生反應，及氣體可到達表面而附著薄膜)等，故用途極廣。膜生成原理，例如由揮發(fā)性金屬鹵化物(MX)及金屬有機化合物(MR)等在高溫中氣相化學反應(熱分解，氫還原、氧化、替換反應等)在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔點金屬、金屬、半導體等薄膜方法。因只在高溫下反應故用途被限制，但由于其可用領域中，則可得致密高純度物質(zhì)膜，且附著強度極強，若用心控制，則可得安定薄膜即可輕易制得觸須(短纖維)等，故其應用范圍極廣。熱CVD法也可分成常壓和低壓。低壓CVD適用于同時進行多片基片的處理，壓力一般控制在0.25-2.0Torr之間。作為柵電極的多晶硅通常利用HCVD法將SiH4或Si2H。氣體熱分解(約650oC)淀積而成。采用選擇氧化進行器件隔離時所使用的氮化硅薄膜也是用低壓CVD法，利用氨和SiH4或Si2H6反應面生成的，作為層間絕緣的SiO2薄膜是用SiH4和O2在400--4500oC的溫度下形成SiH4+O2-SiO2+2H2或是用Si(OC2H5)4(TEOS:tetraethoxysilanc)和O2在750oC左右的高溫下反應生成的，后者即采用TEOS形成的SiO2膜具有臺階側(cè)面部被覆性能好的優(yōu)點。前者，在淀積的同時導入PH3氣體，就形成磷硅玻璃(PSG：phosphorsilicateglass)再導入B2H6氣體就形成BPSG(borro?phosphorsilicateglass)膜。這兩種薄膜材料，高溫下的流動性好，廣泛用來作為表面平坦性好的層間絕緣膜。
熱處理
在涂敷光刻膠之前，將洗凈的基片表面涂上附著性增強劑或?qū)⒒旁诙栊詺怏w中進行熱處理。這樣處理是為了增加光刻膠與基片間的粘附能力，防止顯影時光刻膠圖形的脫落以及防止?jié)穹ǜg時產(chǎn)生側(cè)面腐蝕(sideetching)。光刻膠的涂敷是用轉(zhuǎn)速和旋轉(zhuǎn)時間可自由設定的甩膠機來進行的。首先、用真空吸引法將基片吸在甩膠機的吸盤上，把具有一定粘度的光刻膠滴在基片的表面，然后以設定的轉(zhuǎn)速和時間甩膠。由于離心力的作用，光刻膠在基片表面均勻地展開，多余的光刻膠被甩掉，獲得一定厚度的光刻膠膜，光刻膠的膜厚是由光刻膠的粘度和甩膠的轉(zhuǎn)速來控制。所謂光刻膠，是對光、電子束或X線等敏感，具有在顯影液中溶解性的性質(zhì)，同時具有耐腐蝕性的材料。一般說來，正型膠的分辯率高，而負型膠具有感光度以及和下層的粘接性能好等特點。光刻工藝精細圖形(分辯率，清晰度)，以及與其他層的圖形有多高的位置吻合精度(套刻精度)來決定，因此有良好的光刻膠，還要有好的曝光系統(tǒng)。
去除氮化硅
此處用干法氧化法將氮化硅去除
離子注入
離子布植將硼離子(B+3)透過SiO2膜注入襯底，形成P型阱離子注入法是利用電場加速雜質(zhì)離子，將其注入硅襯底中的方法。離子注入法的特點是可以精密地控制擴散法難以得到的低濃度雜質(zhì)分布。MOS電路制造中，器件隔離工序中防止寄生溝道用的溝道截斷，調(diào)整閥值電壓用的溝道摻雜，CMOS的阱形成及源漏區(qū)的形成，要采用離子注入法來摻雜。離子注入法通常是將欲摻入半導體中的雜質(zhì)在離子源中離子化，然后將通過質(zhì)量分析磁極后選定了離子進行加速，注入基片中。
退火處理
去除光刻膠放高溫爐中進行退火處理以消除晶圓中晶格缺陷和內(nèi)應力，以恢復晶格的完整性。使植入的摻雜原子擴散到替代位置，產(chǎn)生電特性。
去除氮化硅層
用熱磷酸去除氮化硅層，摻雜磷(P+5)離子，形成N型阱，并使原先的SiO2膜厚度增加，達到阻止下一步中n型雜質(zhì)注入P型阱中。
去除SIO2層
退火處理，然后用HF去除SiO2層。
干法氧化法
干法氧化法生成一層SiO2層，然后LPCVD沉積一層氮化硅。此時P阱的表面因SiO2層的生長與刻蝕已低于N阱的表面水平面。這里的SiO2層和氮化硅的作用與前面一樣。接下來的步驟是為了隔離區(qū)和柵極與晶面之間的隔離層。
光刻技術和離子刻蝕技術
利用光刻技術和離子刻蝕技術，保留下柵隔離層上面的氮化硅層。
濕法氧化
生長未有氮化硅保護的SiO2層，形成PN之間的隔離區(qū)。
生成SIO2薄膜
熱磷酸去除氮化硅，然后用HF溶液去除柵隔離層位置的SiO2，并重新生成品質(zhì)更好的SiO2薄膜,作為柵極氧化層。
氧化
LPCVD沉積多晶硅層，然后涂敷光阻進行光刻，以及等離子蝕刻技術，柵極結(jié)構(gòu)，并氧化生成SiO2保護層。
形成源漏極
表面涂敷光阻，去除P阱區(qū)的光阻，注入砷(As)離子，形成NMOS的源漏極。用同樣的方法，在N阱區(qū)，注入B離子形成PMOS的源漏極。
沉積
利用PECVD沉積一層無摻雜氧化層，保護元件，并進行退火處理。
沉積摻雜硼磷的氧化層
含有硼磷雜質(zhì)的SiO2層，有較低的熔點，硼磷氧化層(BPSG)加熱到800oC時會軟化并有流動特性，可使晶圓表面初級平坦化。
深處理
濺鍍第一層金屬利用光刻技術留出金屬接觸洞，濺鍍鈦+氮化鈦+鋁+氮化鈦等多層金屬膜。離子刻蝕出布線結(jié)構(gòu)，并用PECVD在上面沉積一層SiO2介電質(zhì)。并用SOG(spinonglass)使表面平坦，加熱去除SOG中的溶劑。然后再沉積一層介電質(zhì)，為沉積第二層金屬作準備。(1)薄膜的沉積方法根據(jù)其用途的不同而不同，厚度通常小于1um。有絕緣膜、半導體薄膜、金屬薄膜等各種各樣的薄膜。薄膜的沉積法主要有利用化學反應的CVD(chemicalvapordeposition)法以及物理現(xiàn)象的PVD(physicalvapordeposition)法兩大類。CVD法有外延生長法、HCVD，PECVD等。PVD有濺射法和真空蒸發(fā)法。一般而言，PVD溫度低，沒有毒氣問題;CVD溫度高，需達到1000oC以上將氣體解離，來產(chǎn)生化學作用。PVD沉積到材料表面的附著力較CVD差一些，PVD適用于在光電產(chǎn)業(yè)，而半導體制程中的金屬導電膜大多使用PVD來沉積，而其他絕緣膜則大多數(shù)采用要求較嚴謹?shù)?/span>CVD技術。以PVD被覆硬質(zhì)薄膜具有高強度，耐腐蝕等特點。(2)真空蒸發(fā)法(EvaporationDeposition)采用電阻加熱或感應加熱或者電子束等加熱法將原料蒸發(fā)淀積到基片上的一種常用的成膜方法。蒸發(fā)原料的分子(或原子)的平均自由程長(10-4Pa以下，達幾十米)，所以在真空中幾乎不與其他分子碰撞可直接到達基片。到達基片的原料分子不具有表面移動的能量，立即凝結(jié)在基片的表面，所以，在具有臺階的表面上以真空蒸發(fā)法淀積薄膜時，一般，表面被覆性(覆蓋程度)是不理想的。但若可將Crambo真空抽至超高真空(<10–8torr)，并且控制電流，使得欲鍍物以一顆一顆原子蒸鍍上去即成所謂分子束磊晶生長(MBE：MolecularBeamEpitaxy)。(3)濺鍍(SputteringDeposition)所謂濺射是用高速粒子(如氬離子等)撞擊固體表面，將固體表面的原子撞擊出來，利用這一現(xiàn)象來形成薄膜的技術即讓等離子體中的離子加速，撞擊原料靶材，將撞擊出的靶材原子淀積到對面的基片表面形成薄膜。濺射法與真空蒸發(fā)法相比有以下的特點：臺階部分的被覆性好，可形成大面積的均質(zhì)薄膜，形成的薄膜，可獲得和化合物靶材同一成分的薄膜，可獲得絕緣薄膜和高熔點材料的薄膜，形成的薄膜和下層材料具有良好的密接性能。因而，電極和布線用的鋁合金(Al-Si,Al-Si-Cu)等都是利用濺射法形成的。最常用的濺射法在平行平板電極間接上高頻(13.56MHz)電源，使氬氣(壓力為1Pa)離子化，在靶材濺射出來的原子淀積到放到另一側(cè)電極上的基片上。為提高成膜速度，通常利用磁場來增加離子的密度，這種裝置稱為磁控濺射裝置(magnetronsputterapparatus)，以高電壓將通入惰性氬體游離，再藉由陰極電場加速吸引帶正電的離子，撞擊在陰極處的靶材，將欲鍍物打出后沉積在基板上。一般均加磁場方式增加電子的游離路徑，可增加氣體的解離率，若靶材為金屬，則使用DC電場即可，若為非金屬則因靶材表面累積正電荷，導致往后的正離子與之相斥而無法繼續(xù)吸引正離子，所以改為RF電場(因場的振蕩頻率變化太快，使正離子跟不上變化，而讓RF-in的地方呈現(xiàn)陰極效應)即可解決問題。
光刻技術定出VIA孔洞
沉積第二層金屬，并刻蝕出連線結(jié)構(gòu)。然后，用PECVD法氧化層和氮化硅保護層。
光刻和離子刻蝕，定出PAD位置。最后進行退火處理以保證整個Chip的完整和連線的連接性。